Solution Série 1 : Demi-additionneur, additionneur complet et additionneur 4 bits – Architecture des Ordinateurs

تقدم هذه الوثيقة حل السلسلة الأولى من مقياس هندسة الحواسيب، والمخصصة لموضوع المتطلبات الأساسية والمكونات الرئيسية للحاسوب. تركز السلسلة على دراسة وحدة الحساب والمنطق والدوائر الرقمية المستخدمة في تنفيذ عمليات الجمع.

يتناول الجزء الأول مفهوم نصف الجامع، وهو دائرة منطقية تجمع رقمين ثنائيين على بت واحد وتعطي ناتج الجمع والاحتفاظ. يتم توضيح مخطط الدائرة، جدول الحقيقة، الدوال المنطقية، مراحل التبسيط الجبري، ثم تمثيل الدارة المنطقية. بعد ذلك تنتقل الوثيقة إلى الجامع الكامل الذي يضيف مدخل الاحتفاظ السابق، مما يسمح ببناء دوائر جمع متعددة البتات. يتم تحليل مداخله ومخارجه عبر جدول الحقيقة واستخراج الدوال المنطقية الخاصة بالمجموع والاحتفاظ التالي.

كما تشرح السلسلة مبدأ بناء جامع 4 بت باستعمال مجموعة من الجامعات الكاملة المرتبطة بطريقة التتالي (Cascade). يوضح هذا الجزء كيفية انتقال الاحتفاظ بين المراحل المختلفة أثناء عملية الجمع الثنائية، مع الإشارة إلى تمثيل الحافلات ذات 4 بت. كما تتطرق الوثيقة إلى مخطط عام لوحدة الحساب والمنطق UAL ومكوناتها مثل العمليات المنطقية والحسابية والمقارن والمبدل.

تكمن أهمية هذه السلسلة في تدريب الطالب على الانتقال من الدوائر المنطقية البسيطة إلى تصميم وحدات حسابية مركبة تستعمل في معالجات الحاسوب. وتساعد التمارين على فهم العلاقة بين الجبر المنطقي، جداول الحقيقة، وتصميم العتاد الرقمي. في نهاية الدراسة، يكتسب الطالب أساسيات تحليل وتصميم دوائر الجمع الضرورية لفهم بنية المعالجات.