Chapitre 4: Le processeur MIPS R3000 – Architecture des ordinateurs

يتناول هذا الفصل الرابع من مقرر Architecture des ordinateurs دراسة معالج MIPS R3000 كمثال نموذجي لمعمارية RISC. يبدأ الفصل بشرح مفهوم RISC الذي يهدف إلى تبسيط مجموعة التعليمات وتحسين الأداء عبر تنفيذ تعليمة في كل دورة ساعة، مع التركيز على تنسيق التعليمات بطول ثابت واستخدام واسع للسجلات. ثم يقدم وصفًا مفصلا لمعالج MIPS R3000، بما في ذلك هيكله الخارجي كمعالج 32 بت industrially المصمم في الثمانينيات، ووضعي التشغيل (المستخدم والمشرف)، وتنظيم السجلات المرئية للبرمجيات والسجلات المحمية المرتبطة بالتعامل مع الاستثناءات. يوضح الفصل طرق العنوان الذاكرة التي تقتصر على وضعية واحدة تعتمد على إضافة إزاحة فورية إلى محتوى سجل عام، مع توضيح تقسيم الذاكرة إلى قسمين (المستخدم والنظام) بناءً على البت الأعلى للعنوان. كما يستعرض مجموعة تعليمات MIPS R3000 المكونة من 57 تعليمة موزعة على أربع فئات: تعليمات الذاكرة (تحميل وتخزين)، تعليمات السجل-السجل، تعليمات الفوري، وتعليمات القفز والفرع والتعليمات النظامية. يشرح الترميز الثنائي للتعليمات باستخدام الصيغ R، I، وج، ويقدم أمثلة على الترميز والفك. يهدف الفصل إلى تمكين الطالب من فهم أساسيات معمارية RISC، وقراءة وكتابة تعليمات التجميع لـ MIPS، وتحليل آليات العنوان والاستثناءات، مما يكوّن قاعدة صلبة لمواد متقدمة في تصميم المعالجات وأنظمة الحاسوب.